译码器提升电路状态利用率

㈠ 译码器的作用是什么

作用：译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。

1、译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。

2、译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。

3、二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码。

4、代码转换译码器，是从一种编码转换为另一种编码。

5、显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。

(1)译码器提升电路状态利用率扩展阅读：

1、74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。

2、检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。

3、7442为二—十进制译码器，具有4个输入端和10个输出端。输入信号采用8421BCD码，二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效，10个输出端均为高电平。7442电路没有使能端，因此只要输入在规定范围内，就会有一个输出端为低电平。

㈡ 如何用双2-4线译码器转换为3-8线译码器电路图怎么设计

将双2-4译码器进行级联，即使用最高位作为两片2-4译码器的片选信号，将剩余位作为译码器片内地址线，就可以转换成3-8译码器。

设计方向

将双2-4译码器级联为3-8译码器

设计思路

由于译码器译码输出与输入对应，输入端位000~111对应选择输出端的Q0~Q7，故可以根据输入端最高位将3-8线译码器分割为低4位和高4位，结合逻辑地址分段的思路使用两个2-4线译码器的表示对应的Q0~Q3和Q4~Q7。

由于Q0~Q3和Q4~Q7除了输入端的最高位不同一一对应，因此可以输入端最高位控制2-4译码器的使能端，将剩余的输入作为片内地址去控制有效译码器的输出。

电路原理

设计分析

该设计通过输入端最高位作为片选信号，将输入端最低位和第二位作为片内地址线选择片内输出，实现两个2-4译码器的级联形成3-8译码器。

注意事项

译码器根据其内部结构不同输出端和使能端均有高电平有效和低电平有效两种，实际使用应根据相关技术手册调整，即调整反相器的位置和输出的默认电平，常使用上拉电阻和下拉电阻。

㈢ 分析用译码器实现组合电路和用门电路组成组合电路有什么优缺点

用译码器优点是电路简单，缺点是有几个变量就要用几位的译码器，输出端可能有很大的浪费（比如四个变量组成的一个表达式）。用门电路优点是层次清晰，缺点是电路较为复杂，所需门电路元件多。

㈣ 求详细解释2-4译码器的电路原理~【已附图】

2-4译码器功能：

输入为 A，B，输出为 Yi，EI 是使能端；

就是与两位二进制数 A、B，共有四种状态，并分别对应输出为 Y0、Y1、Y2、Y3；

有逻辑关系为：

Y0 = （A' B'）'；Y1 = （A' B）'；Y2 = （A B'）'；Y3 = （A B）'；

㈤ 数字电路考试题：简要说明74LS138译码器的逻辑功能

由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。

取第（1）片74LS138的和作为它的第四个地址输入端（在同一个时间令），取第（2）片的作为它的第四个地址输入端（在同一个时间令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为

点击浏览下一页

图3.3.9 用两片74LS138接成的4线－16线译码器

点击浏览下一页

式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁止，将的0000～0111这8个代码译成8个低电平信号。而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。

同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。

点击浏览下一页

用与非门组成的3线-8线译码器74LS138

点击浏览下一页
74ls138译码器内部电路

3线-8线译码器74LS138的功能表

点击浏览下一页
74ls138功能表

无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。

当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出

点击浏览下一页
74ls138逻辑图

由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。

71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。

带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。

㈥ 简述显示译码器控制端的功能及使用方法

数字电子技术基础课程设计（一）——电子钟
数字电子技术基础
课程设计
电子秒表
一．设计目的：
1、了解计时器主体电路的组成及工作原理;
2、熟悉集成电路及有关电子元器件的使用;
3、学习数字电路中基本RS触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
二．设计任务及说明：
电子秒表电路是一块独立构成的记时集成电路芯片。它集成了计数器、、振荡器、译码器和驱动等电路，能够对秒以下时间单位进行精确记时，具有清零、启动计时、暂停计时及继续计时等控制功能。
设计一个可以满足以下要求的简易秒表
1.秒表由5位七段LED显示器显示，其中一位显示“min”,四位显示“s”，其中显示分辩率为0.01 s，计时范围是0—9分59秒99毫秒；
2.具有清零、启动计时、暂停计时及继续计时等控制功能；
3.控制开关为两个：启动（继续）/暂停记时开关和复位开关
三．总体方案及原理:
电子秒表要求能够对时间进行精确记时并显示出来,因此要有时钟发生器,记数及译码显示,控制等模块,系统框图如下:
时钟发生器 记数器 译码器
显示器
控制器
图1.系统框图
其中：
(1)时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源,产生100HZ的脉冲;
(2)记数器：对时钟信号进行记数并进位,毫秒和秒之间10进制,秒和分之间60进制;
(3)译码器：对脉冲记数进行译码输出到显示单元中；
(4)显示器：采用5片LED显示器把各位的数值显示出来，是秒表最终的输出，有分、秒、和毫秒位；
(5)控制器：控制电路是对秒表的工作状态（记时开始/暂停/继续/复位等）进行控制的单元，可由触发器和开关组成。
四．单元电路设计，参数计算和器件选择：
1.时钟发生单元
时钟发生器可以采用石英晶体震荡产生100HZ时钟信号，也可以用555定时器构成的多谐振荡器，555定时器是一种性能较好的时钟源，切构造简单，采用555定时器构成的多谐振荡器做为电子秒表的输入脉冲源。
因输出要求为100HZ的，选择占空比为55%，可根据

T=（ ）Cln2=0.01
可选择的电阻进行连接可在输出端3获得频率为100HZ的矩形波信号，即T=0.01S的时钟源，当基本RS触发器Q＝1时，门5开启，此时100HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。

图2.时钟发生器555定时器构成的多谐振荡器
2.记数单元

记数器74160、74ls192、74ls90等都能实现十进制记数，本设计采用二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图3所示，555定时器构成的多谐振荡器作为计数器①的时钟输入。计数器①及计数器②接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.01～0.09秒；0.1～0.9秒计时，计数器②及计数器③，计数器③和计数器④也接成8421码十进制形式，计数器④和计数器⑤接成60进制的形式，实现秒对分的进位。
集成异步计数器74LS90简介
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
图3为74LS90引脚排列，表1为功能表。
通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：
(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。
(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。
(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，
则构成异步8421码十进制加法计数器。
(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，
则构成异步5421码十进制加法计数器。
(5)清零、置9功能。
a) 异步清零
当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。
b) 置9功能
当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA＝1001。
图3.74LS90引脚排列（下）

输 入 输 出 功 能
清 0 置 9 时 钟 QD QC QB QA
R0(1)、R0(2) S9(1)、S9(2) CP1 CP2
1 1 0
× ×
0 × × 0 0 0 0 清 0
0
× ×
0 1 1 × × 1 0 0 1 置 9
0 ×
× 0 0 ×
× 0 ↓ 1 QA 输 出 二进制计数
1 ↓ QDQCQB输出 五进制计数
↓ QA QDQCQBQA输出8421BCD码 十进制计数
QD ↓ QAQDQCQB输出5421BCD码 十进制计数
1 1 不 变 保 持

表1 .74LS90功能表
10秒到分位的6进制位可在十进制的基础上将QB、QC连接到一个与门，它的置零信号与系统的置零信号通过一个或门连接接至R0(1)，即当记数为6或有置零信号是均置零，如图4所示。

图4 .74ls90组成的6进制记数器
3 .译码显示单元
74LS248（74LS48）是BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。它的管脚图如图5所示. 显示器用 LC5011-11 共阴极LED显示器.(注：在multisim中仿真可以用译码显示器DCD_HEX代替译码和显示单元)。

图5. 74LS248管脚图
4 .控制单元
（1） 启动（继续）/暂停记时开关
采用集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。
按动按钮开关B（接地），则门1输出 ＝1；门2输出Q＝0，K2复位后Q、状态保持不变。再按动按钮开关K1 ,则Q由0变为1，门5开启, 为计数器启动作好准备。由1变0，送出负脉冲，启动单稳态触发器工作。
（2） 清零开关
通过开关对每个计数器的R0(2)给以高电平能实现系统的清零。
五：在MULTISIM中进行仿真
将各个芯片在MULTISIM8中连接并进行仿真，仿真如图6所示，结果正确。
六：设计所需元件
555触发器一片，74ls90五片，74ls248五片，LC5011-11 共阴极LED显示器五片，
电容、电阻若干。
七：设计心得
本次课程设计对数字电子技术有了更进一步的熟悉，实际操作和课本上的知识有很大联系，但又高于课本，一个看似很简单的电路，要动手把它设计出来就比较困难了，因为是设计要求我们在以后的学习中注意这一点，要把课本上所学到的知识和实际联系起来，同时通过本次电路的设计，不但巩固了所学知识，也使我们把理论与实践从真正意义上结合起来，增强了学习的兴趣，考验了我们借助互联网络搜集、查阅相关文献资料，和组织材料的综合能力。

㈦ 用3线—8线译码器(74LS138芯片).四输入与非门实现"三个开关控制一个灯的电路"

用3线—8线译码器(74LS138芯片)四输入与非门实现三个开关控制一个灯的电路：

全加器真值表：

00000；00110；01010；01101；10010；10101；11001；11111。

故有Si和Ci的表达式分别为：

Si＝A’B’C＋A’BC’＋AB’C’＋ABC

Ci＝A’BC＋AB’C＋ABC’＋ABC

故74138的连接图为：

下面的地址输入端：A2、A1、A0分别接全加器的三个输入信号：Ai、Bi、Ci－1；

下面的使能信号端：S1接高电平＂1＂，S2、S3接低电平＂0＂；

上面的信号输出端：

Y1、Y2、Y4、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器输出信号Si端。

Y3、Y5、Y6、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器输出信号Ci端。

(7)译码器提升电路状态利用率扩展阅读：

3线—8线译码器的注意事项：

变量译码器是一个将n个输入变为2^n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其中输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。

74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。

74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。

㈧ 译码器是什么电路他的特点是什么

译码器是电子技术中的一种多输入多输出的组合逻辑电路，负责将二进制代码翻译为特定的对象（如逻辑电平等），功能与编码器相反。译码器一般分为通用译码器和数字显示译码器两大类。

数字电路中，译码器（如n线－2n线BCD译码器）可以担任多输入多输出逻辑门的角色，能将已编码的输入转换成已编码的输出，这里输入和输出的编码是不同的。

输入使能信号必须接在译码器上使其正常工作，否则输出将会是一个无效的码字。译码在多路复用、七段数码管和内存地址译码等应用中是必要的。

原理

译码器可以由与门或与非门来负责输出。若使用与门，当所有的输入均为高电平时，输出才为高电平，这样的输出称为“高电平有效”的输出；若使用与非门，则当所有的输入均为高电平时，输出才为低电平，这样的输出称为“低电平有效”的输出。

更复杂的译码器是n线－2n线类型的二进制译码器。这类译码器是一种组合逻辑电路，能从已编码的n个输入，将二进制信息转换为2n个独特的输出中最大个数的输出。我们说2n个输出的最大个数，是因为当n位已编码信息中有未使用的位组合时，译码器可能会有少于2n个输出。

译码器包括2线－4线译码器、3线－8线译码器或4线－16线译码器。在有使能信号输入的情况下，2个2线－4线译码器可以组成1个3线－8线译码器，同样，2个3线－8线译码器可以组成1个4线－16线译码器。

在这类电路设计中，2个3线－8线译码器的使能输入都来自于第四个输入端，这一输入在2个3线－8线译码器间起到了选择器的作用t。这使得第四个输入端可以使2个译码器中的任何一个工作，其中第一个译码器产生输出D(0)至D(7)，第二个译码器产生输出D(8)至D(15)。

包含使能输入的译码器又称译码器－多路分配器。因此，将第四个输入端作为2个译码器共享的输出就能组成1个4线－16线译码器，能产生16个输出。

(8)译码器提升电路状态利用率扩展阅读：

分类

译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。

二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码。

代码转换译码器，是从一种编码转换为另一种编码。

显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。

㈨ 关于数字电路

一,环形计数器
1,环形计数器是将单向移位寄存器的串行输入端和串行输出端相连, 构成一个闭合的环.
结构特点:,即将FFn-1的输出Qn-1接到FF0的输入端D0.
工作原理:根据起始状态设置的不同,在输入计数脉冲CP的作用下,环形计数器的有效状态可以循环移位一个1,也可以循环移位一个0.即当连续输入CP脉冲时,环形计数器中各个触发器的Q端或端,将轮流地出现矩形脉冲.
实现环形计数器时,必须设置适当的初态,且输出Q3Q2Q1Q0端初始状态不能完全一致(即不能全为"1"或"0"),这样电路才能实现计数, 环形计数器的进制数N与移位寄存器内的触发器个数n相等,即N=n
2,能自启动的4位环形计数器
状态图:
由74LS194构成的能自启动的4位环形计数器
时序图
二,扭环形计数器
1,扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连,构成一个闭合的环.
实现扭环形计数器时,不必设置初态.扭环形计数器的进制数
N与移位寄存器内的触发器个数n满足N=2n的关系
结构特点为:,即将FFn-1的输出接到FF0的输入端D0.
状态图:
2,能自启动的4位扭环形计数器
7.4.4 顺序脉冲发生器
在数字电路中,能按一定时间,一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器.
顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器,一般由计数器(包括移位寄存器型计数器)和译码器组成.作为时间基准的计数脉冲由计数器的输入端送入,译码器即将计数器状态译成输出端上的顺序脉冲,使输出端上的状态按一定时间,一定顺序轮流为1,或者轮流为0.前面介绍过的环形计数器的输出就是顺序脉冲,故可不加译码电路即可直接作为顺序脉冲发生器.
一,计数器型顺序脉冲发生器
计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成.
举例:用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器.
二,移位型顺序脉冲发生器
◎移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成.其中环形计数器的输出就是顺序脉冲,故可不加译码电路就可直接作为顺序脉冲发生器.
◎时序图:
◎由CT74LS194构成的顺序脉冲发生器
见教材P233的图7.4.6和图7.4.7
7.5 同步时序电路的设计(略)
7.6 数字系统一般故障的检查和排除(略)
本章小结
计数器是一种应用十分广泛的时序电路,除用于计数,分频外,还广泛用于数字测量,运算和控制,从小型数字仪表,到大型数字电子计算机,几乎无所不在,是任何现代数字系统中不可缺少的组成部分.
计数器可利用触发器和门电路构成.但在实际工作中,主要是利用集成计数器来构成.在用集成计数器构成N进制计数器时,需要利用清零端或置数控制端,让电路跳过某些状态来获得N进制计数器.
寄存器是用来存放二进制数据或代码的电路,是一种基本时序电路.任何现代数字系统都必须把需要处理的数据和代码先寄存起来,以便随时取用.
寄存器分为基本寄存器和移位寄存器两大类.基本寄存器的数据只能并行输入,并行输出.移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据可以并行输入,并行输出,串行输入,串行输出,并行输入,串行输出,串行输入,并行输出.
寄存器的应用很广,特别是移位寄存器,不仅可将串行数码转换成并行数码,或将并行数码转换成串行数码,还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路.
在数控装置和数字计算机中,往往需要机器按照人们事先规定的顺序进行运算或操作,这就要求机器的控制部分不仅能正确地发出各种控制信号,而且要求这些控制信号在时间上有一定的先后顺序.通常采取的方法是,用一个顺序脉冲发生器来产生时间上有先后顺序的脉冲,以控制系统各部分协调地工作.
顺序脉冲发生器分计数型和移位型两类.计数型顺序脉冲发生器状态利用率高,但由于每次CP信号到来时,可能有两个或两个以上的触发器翻转,因此会产生竞争冒险,需要采取措施消除.移位型顺序脉冲发生器没有竞争冒险问题,但状态利用率低.